

Le présent fichier PDF est une présentation et une analyse des descriptions techniques données dans le catalogue :

Flash Memory Products

1990 Data Book/Hanbook

Édité par AMD (Advanced Micro Devices) en 1990

Ce catalogue est disponible sous le numéro **AC 13371** dans l'inventaire de la collection de l'ACONIT, Association pour un conservatoire de l'informatique et de la télématique, Grenoble.

Le présent catalogue édité par AMD se situe aux débuts de la commercialisation des mémoires flash. Il présente (voir page III) ces mémoires flash comme une grande amélioration pour le rapport qualité/prix, vis-à-vis des autres types de mémoires en semi-conducteurs non-volatiles de type EPROM (effaçables seulement par une lumière UV, une opération qui est coûteuse – voir page 1.4) et E-EPROM (E²PROM effaçables électriquement, mais de production coûteuse – voir page 1.4), mémoires qui sont des technologies plus anciennes, mais proches de celle des mémoires flash qui sont alors nouvelles.

Ce catalogue de 160 pages traite des circuits électroniques intégrés constituant les « mémoires flash », et pour cela il fournit :

- -une liste (1 page) des produits *flash memory* d'AMD avec leurs caractéristiques principales ;
- -au chapitre-1 (5 pages), une présentation sur ce qu'apportent les mémoires flash en termes de coûts ;
- -au chapitre-2 (4 pages), une présentation de la technologie utilisée, en CMOS avec une double grille, dont l'une est une grille flottante (un petit schéma est donné). Cette technologie utilise des épaisseurs d'isolement extrêmement faibles pour permettre un mécanisme de polarisation par un effet tunnel de transfert de charge. Cet isolement est très critique et la description donnée indique les avantages, contraintes et inconvénients de ces mémoires, en particulier le risque d'un vieillissement assez rapide si des précautions importantes ne sont pas prises dans leur production et leur utilisation, ce que décrit le chapitre-3 ;
- -le chapitre-3 (12 pages), décrit avec plusieurs diagrammes les manières d'utiliser ce type de circuits mémoires, avec en particulier les points importants à respecter pour éviter le vieillissement prématuré de ces composants, dont on trouve (page 5.5) qu'ils sont garantis en deux classes de fiabilité, soit pour 1 000 cycles d'effacement et réécriture, soit pour 10 000 cycles ;
- -au chapitre-4 (7 pages), est abordé le sujet des tensions d'alimentation ;
- -le chapitre-5 (116 pages), décrit les caractéristiques individuelles des différents produits du catalogue ;
- -le chapitre-6 (4 pages) est utilisé pour définir les dimensions mécaniques des circuits ;
- -la dernière page est la liste des points de vente.

Le présent fichier PDF fournit quelques-uns des éléments de base d'une description technologique des mémoires flash, en citant les pages de ce catalogue où ont été recueillis ces éléments.

Pour utiliser ce document, mentionnez AMD, ainsi que la Base de Données ACONIT n° 13371.

Il est rappelé que la loi sur les droits d'auteur n'autorise que les reproductions partielles de documents à titre individuel et pour des motifs de recherche.

La date d'édition en 1990 de ce catalogue lui donne le rôle d'un marqueur historiquement important pour les avancées technologiques concernant les composants utilisés pour les mémoires des systèmes informatiques.


En effet cette date de 1990 se place peu de temps après la conférence internationale des semi-conducteurs de l'IEEE de 1989, laquelle eut un grand retentissement en annonçant l'émergence industrielle des mémoires flash. Cette affirmation provient de la page 13 dans le data book de Fujitsu daté de 1996 qui est disponible à Aconit sous le numéro AC_13666. Ce dernier document indique encore à sa page 13, que les mémoires semi-conducteurs non-volatiles ont émergé à la fin des années 1960s comme composants clefs pour les applications de masse en informatique. Puis à la fin des années 1980s, arrivent les premières « mémoires flash » produites par Toshiba, Exar ou Seeq Technology. Le catalogue de AMD arrive peu après.

En page 1.4 du présent data book de 1990, on lit que la croissance exponentielle du marché des équipements portables miniaturisés et le besoin d'avoir des mémoires non-volatiles transportables pour les micro-ordinateurs va grandement contribuer au développement des mémoires flash. Dans son chapitre-2, le présent catalogue vante que l'avantage majeur des mémoires flash d'AMD est leur aptitude à prendre la place de mémoires E²PROM, de manière compatible et à moindre coût, pour de nombreuses applications informatiques.

Le présent catalogue d'AMD indique (page 1.2) que dans la mémoire flash, du type de celles fabriquées par AMD, l'effacement des données inscrites ne peut se faire que par grands blocks entiers (les blocks adressables par le Y-Gate), et non byte-par-byte comme sur une E²PROM. Aussi réinscrire des données sur une mémoire flash (elle est usuellement constituée de plusieurs blocks de mémoire) oblige à entièrement effacer un block avant de pouvoir y réinscrire de nouvelles données. Cependant le coût de production des mémoires flash étant très faible, le surcoût amené par cette opération pour l'effacement des données ne diminue qu'à peine le grand avantage de rapport qualité/prix qu'elles ont globalement

On peut voir par exemple pour le circuit mémoire décrit à la page 5.1 qu'il a une capacité de 256 K-mots de 8-bits, organisés en block de 32 K-mots. Les « blocks » correspondants sont adressables en X et Y, ce que schématise la figure suivante venant de la page 5.2 :

BLOCK DIAGRAM




Ni le présent flash memory Data Book de AMD daté de 1990, ni celui de Fujitsu daté de 1996 ne précisent explicitement si les puces mémoires de leur catalogue sont des mémoires flash de type NOR ou de type NAND. Que les types de mémoire flash de ces data books correspondent à un type NOR, cela est indiqué implicitement à la page 2.3 où il est mentionné que durant un cycle d'effacement la haute tension est appliquée aux terminaux de contact

de source « simultanément sur toutes » les cellules de la mémoire. Les types NOR sont plus rapides en lecture et écriture par block, ce qui correspond à un usage adapté à la manipulation de nombreuses données, ce qui est l'usage de masse le plus fréquent. Ils ne sont donc effaçables que par block, et non byte-par-byte. De leur côté les types NAND sont moins rapides mais commandables au niveau des bytes, et à cause de cela leur usage est restreint aux applications où la rapidité moins critique, comme pour les systèmes d'exploitation des ordinateurs. Les mémoires flash de type NAND sont moins répandues et n'apparaissent pas dans le présent data book.

Cette caractéristique des mémoires flash de type NOR explique pourquoi certains utilisateurs des « stick » de mémoire (les « clés USB ») n'arrivent plus à réinscrire une mémoire dont les différents fichiers ont été inscrits puis effacés. C'est que les différents blocks ont tous été à un moment ou à un autre utilisés et non physiquement effacés, et même si les adresses de ces anciens fichiers ont été effacées, les données au niveau des mots sont restées présentes. Pour pouvoir réutiliser ce « stick » de mémoire il faut alors le « reformater » (c'est-à-dire tout effacer) ce que tous les systèmes d'exploitation des micro-ordinateurs ne savent pas faire pour les mémoires flash. Par exemple Windows-98 ne savait pas faire.

Du point de vue de la technologie, il est expliqué page 2.2 que la mémoire flash utilise deux grilles (en anglais « gate »), l'une pour le contrôle du canal MOS de conduction et l'autre, dite « flottante », se situant entre la première et le canal, ce que montre la figure ci-dessous, venant de la page 2.2 :



A la page 2.3, il est expliqué que la mémoire flash de AMD, pour inscrire une donnée, utilise le même mécanisme de « hot electron injection » que les EPROM, tandis que le mécanisme d'effacement des données utilise l'effet quantique tunnel dit de Fowler-Nordheim.

AMD prétend que sa mémoire flash a un bon niveau de fiabilité car les deux mécanismes, effacement puis inscription des données, sont actifs séparément, tandis que les tensions utilisées pour ces deux opérations peuvent être plus faibles que celles usuellement utilisées sur les E²PROM. Cela réduit significativement le stress que ressent la très mince couche d'oxide à travers laquelle se réalise le mécanisme de transport des électrons par injection et effet tunnel, et de ce fait cela réduit les effets de vieillissement au cours des cycles d'effacements-écritures. En page 5.1 on trouve, pour l'un de ces circuits mémoires flash, qu'il est garanti pour 10 000 cycles effacement/inscription, mais page 5.5 on voit que dans certains cas la garantie n'est que de 1 000 cycles. Par comparaison le Fujitsu data book de 1996, qui est disponible à Aconit sous le numéro AC_13666, montre (page 21) que des progrès ont pu être fait pour que la garantie puisse atteindre 100 000 cycles, cela en introduisant des algorithmes de corrections d'erreurs, algorithmes embarqués sur la puce selon la norme du JEDEC.

La page 2.4 du présent catalogue explique qu'un mécanisme de protection a déjà été prévue en 1990 pour éviter les effets négatifs que pourraient avoir des erreurs dans les commandes des cycles de tensions à appliquer pour les effacements et les inscriptions. En particulier, avant de vouloir réinscrire dans un block de mémoire, il faut s'assurer que tous les constituants de ce block ont bien été effacés (voir page 5.102). De même il est important de tenir compte de la dispersion en caractéristiques des différents bits de la mémoire et pour cela s'assurer que l'opération est bien terminée pour chaque bit de mémoire.

Nous donnons ci-après deux diagrammes des algorithmes à utiliser, avec d'abord les opérations d'effacement, puis celles d'écriture. Dans ces diagrammes il y a des étapes de vérifications interdisant de passer à l'étape suivante si les étapes précédentes n'ont pas été correctement terminées.




Figure 1. Flasher Electrical Erase Algorithm





Figure 3. Flashrite Programming Algorithm

Le chapitre-3 montre que ces mécanismes de protection sont inclus dans des programmes informatiques pour réaliser les commandes des tensions électriques nécessaires au fonctionnement de ces mémoires, et ce sont des programmes dont une partie est intégrée sur la puce mémoire, l'autre partie devant à être prise en compte par le système utilisateur.

Les schémas des pages 3.7 à 3.12 décrivent ces programmes, par exemple le schéma du block-diagramme de la page 5.2, schéma reproduit dans l'une des figures données ci-dessus. Il est intéressant de voir que ce block-diagramme est identique à celui dit de première génération, tel que donné à la page 26 du data book 1996 de Fujitsu, lequel pour la nouvelle génération a été complété selon la norme JEDEC d'un schéma qui se trouve à la page 27 du catalogue de 1996.

La page 3.3 du présent catalogue de 1990 explique que la mémoire fonctionne avec une seule tension d'alimentation (5 volts), mais que des mécanismes de « pomp » et d'inversion lui permettent d'atteindre les tensions plus élevées (12 volts) qui sont nécessaires aux cycles d'effacement et d'inscription. Ces mécanismes sont détaillés au chapitre-4. Une grande partie de la consommation électrique de ces mémoires est due à ces rehausseurs de tension. Nous en donnons ci-dessous le schéma fourni à la page 4.4 :



Note:

The circuit of Figure 2 will not spurious overshoot during power-up or power-down. This prevents destruction of the device due to voltages that exceed specification. V_{PP} outputs are predictable and controllable during power supply transitions as a result of the referenced circuit designs. The compensation of the LT1072 causes a very overdamped pulse response. In addition, the control loops of the circuit are functioning even at low supply voltages. Thus the control loop is active before the memory circuits settle and prevents uncontrolled V_{PP} pulse outputs.

Figure 2. Basic Flash Memory V_{PP} Programming Voltage Supply